(19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平7-281952

技術表示箇所

(43)公開日 平成7年(1995)10月27日

(51) Int.Cl.⁶

識別記号 庁内整理番号

G06F 12/06 G11C 16/06

525 B 7608-5B

G11C 17/00

FΙ

309 Z

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

(22)出顧日

特顯平6-73452

平成6年(1994)4月12日

(71)出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 山田 孝

伊丹市瑞原4丁目1番地 三菱電機株式会

社北伊丹製作所内


(74)代理人 弁理士 曾我 道照 (外6名)

(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【構成】 複数のメモリブロックに分けた電気的一括消 去電気的書き込みが可能な不揮発性半導体記憶装置にお いて、消去と書き込みと読み出しのうち2機能以上を同 時に、別々のメモリブロックにおいて実行できるよう に、命令解析及びステータスデータ生成部6と前記メモ リブロック10a~10hを接続するバス9、12に、 前記メモリブロックの動作状態を保持するラッチ回路1 1 a~11 hを挿入した。

【効果】 製造側では、メモリICの良品/不良品を判 別するテスト時間の短縮が可能である。ユーザ側では、 大容量メモリICを使う場合、実装チップ数が少くて も、ライト、イレース、リードの同時動作可能なシステ ムを容易に作ることができる。また、同時動作可能なら システム全体のスピード(スループット)が向上する。



【特許請求の範囲】

複数のメモリブロックに分けた電気的ー 【請求項1】 括消去電気的書き込みが可能な不揮発性半導体記憶装置 において、消去と書き込みと読み出しのうち2機能以上 を同時に、別々のメモリブロックにおいて実行する消去 書き込み読み出し制御部を備えたことを特徴とする不揮 発性半導体記憶装置。

【請求項2】 前記消去書き込み読み出し制御部と前記 メモリブロックを接続する信号線に挿入され、前記メモ リブロックの動作状態を保持するラッチ回路をさらに備 10 えたことを特徴とする請求項1記載の不揮発性半導体記 憶装置。

【請求項3】 前記消去書き込み読み出し制御部と前記 メモリブロックを接続する複数の信号線に挿入され、前 記複数の信号線を選択するセレクタ回路をさらに備えた ことを特徴とする請求項1記載の不揮発性半導体記憶装 置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、EEPROMなどの 不揮発性半導体記憶装置の構造に関するものである。

[0002]

【従来の技術】複数のメモリICを実装して利用する使 い方では、各メモリICは消去、書き込み、読み出しの 1機能のみ動作可能であっても、システム全体では、複 数の機能が同時に動作可能である。同時に動作させるの は、消去及び書き込み動作が読み出し動作に比べ5桁~ 2桁も遅いためである。同時に動作させることにより見 かけ上速く動作しているように扱うことができる。とこ ろが、メモリICが大容量化するに従い実装メモリIC 30 数が減り上記の使い方が行いにくくなった。

【0003】従来の不揮発性半導体記憶装置の構成につ いて図3を参照しながら説明する。図3は、従来の不揮 発性半導体記憶装置の構成を示すプロック図である。

【0004】図3において、1はIC(不揮発性半導体 記憶装置) の外わく、2は外部から入力される制御信 号、3は同じくデータ、4は同じくアドレス、5は同じ く電源である。また、6は命令解析及びステータスデー タ生成部であり、IC全体の制御を行う。7は消去制御 部、8は書き込み制御部である。7 a は消去制御部7が 動作中であることを命令解析及びステータスデータ生成 部6へ伝えるステータス信号、8 a は書き込み制御部8 が動作中であることを命令解析及びステータスデータ生 成部6へ伝えるステータス信号である。

【0005】また、図3において、9(9a~9h)は 命令解析及びステータスデータ生成部6からのアドレス 信号、データ信号、制御信号を運ぶバス、9iはバス9 と消去制御部7をつなぐバス、9 j はバス9と書き込み 制御部8をつなぐバスである。さらに、10a~10h はメモリブロックであり、内部はロウデコーダ、カラム 50 リブロックを消去状態にする。この状態でメモリブロッ

デコーダ、センスアンプ及びメモリセルアレイから成

【0006】つぎに、従来の不揮発性半導体記憶装置の 動作について説明する。まず、読み出し動作について説 明する。

【0007】制御信号2及びアドレス4からなる読み出 し信号が外部から命令解析及びステータスデータ生成部 6へ与えられると、バス9 (9a~9h)を通してメモ リブロック10a~10hを動かす。そして、メモリブ ロック10a~10hからのデータをバス9(9a~9 h) を通して命令解析及びステータスデータ生成部6が 受け取る。命令解析及びステータスデータ生成部6はデ ータ3を外部へ送り読み出しが完了する。読み出すと き、どのメモリブロック10a~10hも動作していな いので、動作中かどうかの確認は不要である。

【0008】次に、書き込み動作について説明する。

【0009】制御信号2、データ3及びアドレス4から なる書き込み信号及び書き込みデータが外部から命令解 析及びステータスデータ生成部6へ与えられると、命令 解析及びステータスデータ生成部6はバス9 jを通じて 書き込み制御部8へ動作信号を送り、ステータス信号8 aが一度オンになり再びオフになるまで命令解析及びス テータスデータ生成部6は動作を停止する。

【0010】 書き込み制御部8はステータス信号8 aを オンにして、動作中であることを命令解析及びステータ スデータ生成部6へ伝え、バス9(9a~9h、9j) を通し、メモリブロック10a~10hへ信号を送り、 メモリブロックを書き込み状態にする。この状態でメモ リブロック中のメモリセルは電圧を与え続けられる。書 き込み制御部8は、一定時間後、この状態をオフにして ベリファイ動作をする。可(OK)なら書き込み完了と なりステータス信号8 aをオフにして完了する。不可 (NG) なら再び書き込みを行って、ベリファイを行 う。この動作を規定回数実施し、不可(NG)の場合は 命令解析及びステータスデータ生成部 6 から外部ヘライ

【0011】次に、消去動作について説明する。

トエラーのステータスを返す。

【0012】基本的に前記書き込み動作と内容は同じで ある。すなわち、制御信号2、データ3及びアドレス4 からなる消去信号及び消去データが外部から命令解析及 びステータスデータ生成部6へ与えられると、命令解析 及びステータスデータ生成部6はバス9iを通じて消去 制御部7へ動作信号を送り、ステータス信号7aが一度 オンになり再びオフになるまで命令解析及びステータス データ生成部6は動作を停止する。

【0013】消去制御部7はステータス信号7aをオン にして、動作中であることを命令解析及びステータスデ ータ生成部6へ伝え、バス9 (9a~9h、9i)を通 し、メモリブロック10a~10hへ信号を送り、メモ

ク中のメモリセルは電圧を与え続けられる。消去制御部7は、一定時間後、この状態をオフにしてベリファイ動作をする。可(OK)なら消去完了となりステータス信号7aをオフにして完了する。不可(NG)なら再び消去を行って、ベリファイを行う。この動作を規定回数実施し、不可(NG)の場合は命令解析及びステータスデータ生成部6から外部へイレースエラーのステータスを返す。

【0014】このようにして、消去、書き込み、読み出し動作を行うため、この3機能のうちどれか1つしか動作できない。しかし、余分な回路がないため、チップ面積が小さくなる。つまり、これは小容量のメモリIC向きである。

[0015]

【発明が解決しようとする課題】上述したような従来の 不揮発性半導体記憶装置では、消去、書き込み、読み出 し動作のうちどれか1つしか動作できず、良品/不良品 を判別するテストに長時間を要するという問題点があっ た。

【0016】この発明は、前述した問題点を解決するた 20 めになされたもので、テスト時間を短縮できるとともに、システム全体のスピードを速くすることができる不揮発性半導体記憶装置を得ることを目的とする。

[0017]

【課題を解決するための手段】この発明の請求項1に係る不揮発性半導体記憶装置は、複数のメモリブロックに分けた電気的一括消去電気的書き込みが可能な不揮発性半導体記憶装置において、消去と書き込みと読み出しのうち2機能以上を同時に、別々のメモリブロックにおいて実行する消去書き込み読み出し制御部を備えたもので 30 ある。

【0018】この発明の請求項2に係る不揮発性半導体記憶装置は、前記消去書き込み読み出し制御部と前記メモリブロックを接続する信号線に挿入され、前記メモリブロックの動作状態を保持するラッチ回路をさらに備えたものである。

【0019】この発明の請求項3に係る不揮発性半導体記憶装置は、前記消去書き込み読み出し制御部と前記メモリブロックを接続する複数の信号線に挿入され、前記複数の信号線を選択するセレクタ回路をさらに備えたものである。

[0020]

【作用】この発明の請求項1に係る不揮発性半導体記憶装置においては、複数のメモリブロックに分けた電気的一括消去電気的書き込みが可能な不揮発性半導体記憶装置において、消去と書き込みと読み出しのうち2機能以上を同時に、別々のメモリブロックにおいて実行するので、製造側では、テスト時間の短縮が可能である。また、ユーザ側では、実装チップ数が少くても、ライト、イレース、リードの同時動作可能なシステムを容易に作50

4

ることができ、同時動作可能なのでシステム全体のスピード (スループット) が向上する。

【0021】この発明の請求項2に係る不揮発性半導体記憶装置においては、消去と書き込みと読み出しのうち2機能以上を同時に、別々のメモリブロックにおいて実行できる。例えば、第1のメモリブロックで消去中、第2のメモリブロックで書き込み中に、第3のメモリブロックで読み出しを行うことができる。

【0022】この発明の請求項3に係る不揮発性半導体記憶装置においては、読み出しは、書き込み中、消去中以外の全てのメモリブロックでランダムな読み出しが可能であり、また、読み出しに、フォールトが原理的に発生しないため、周辺の回路が単純になるという特徴がある。

[0023]

【実施例】

実施例1.以下、この発明の一実施例の構成について図 1を参照しながら説明する。図1は、この発明の実施例 1の構成を示すブロック図である。以下、従来例と異な る箇所のみを説明する。各図中、同一符号は同一又は相 当部分を示す。

【0024】図1において、7 bは消去制御部7がバス9 (9 a ~ 9 h、9 i)を使う前に命令解析及びステータスデータ生成部6へ送るリクエスト信号、7 c は命令解析及びステータスデータ生成部6がリクエスト信号7 bを受け、バス9 (9 a ~ 9 h、9 i)の使用可を消去制御部7へ伝えるアクノリッジ信号である。また、8 bは書き込み制御部8がバス9 (9 a ~ 9 h、9 j)を使う前に命令解析及びステータスデータ生成部6がリクエスト信号、8 c は命令解析及びステータスデータ生成部6がリクエスト信号8 bを受けバス9 (9 a ~ 9 h、9 j)の使用可を書き込み制御部8へ伝えるアクノリッジ信号である。

【0025】また、図1において、 $11a\sim11h$ はラッチ回路であり、バス $9a\sim9h$ からのアドレス・データ・制御の信号を一時記憶し、メモリブロック $10a\sim10h$ へ送り、一度ラッチしたデータは命令解析及びステータスデータ生成部6からの制御で変更しない限り変更されない。 $12a\sim12h$ はラッチ回路 $11a\sim11h$ とメモリブロック $10a\sim10h$ をつなぐバスである。

【0026】つぎに、この実施例1の動作について説明 する。まず、読み出し動作について説明する。

【0027】制御信号2及びアドレス4からなる読み出し信号が外部から命令解析及びステータスデータ生成部6へ与えられると、命令解析及びステータスデータ生成部6は消去動作中または書き込み動作中のメモリブロックにあたるか確認する。動作中ならエラーのステータスを返し、非動作中なら、バス9、ラッチ回路11、バス12、メモリブロック10と順に信号を送り、メモリブ

5

ロック中のメモリセルからデータを読み出す。

【0028】そして、メモリブロック10、バス12、ラッチ回路11、バス9、命令解析及びステータスデータ生成部6と順にデータを送り、読み出したデータを外部へ送り読み出しが完了する。なお、動作中のメモリブロックにあたるかの確認は、ラッチ回路11a~11hまで信号を送ったとき、動作中であることを示すビジィ信号が命令解析及びステータスデータ生成部6へ帰ることにより行える。

【0029】次に、書き込み動作について説明する。

【0030】制御信号2、データ3、アドレス4からなる書き込み信号及び書き込みデータが外部から命令解析及びステータスデータ生成部6へ与えられると、命令解析及びステータスデータ生成部6は動作するメモリブロックが消去中(動作中)でないかを確認後、命令解析及びステータスデータ生成部6はバス9jを通じて書き込み制御部8へ動作開始信号を送る。

【0031】 書き込み制御部8は、リクエスト信号8bにより命令解析及びステータスデータ生成部6へバス9の利用申請を出し、アクノリッジ信号8cとして利用許でが返ってくると、バス9、ラッチ回路11、バス12、メモリブロック10と順に信号を伝え、書き込み動作に入る。

【0032】書き込みは、一定時間メモリセルへ電圧を与え続ける必要があるのでラッチ回路11の働きにより、メモリブロック10をホールド状態にして、バス9の使用を一時停止して、リクエスト信号8bをオフにして、命令解析及びステータスデータ生成部6へバス9のあけ渡しを伝える。

【0033】書き込み制御部8は内部のタイマーにより時間を待ち、その後再びリクエスト信号8bをオノノリッジ信号8cが帰るのを待つ。アクノリッジ信号8cが帰るのを待つ。アクノリッジ信号8cが帰るのを待つ。アクノリッだ信号8cでが帰るのが振ってくるとめに、ファイの動作をメモリブに行わせるため、ファイの動作をメバス12、メモリブに付けて、メライトでリファイの動作に入る。ベリファイで(OK)の場合は、クライトを行うる。ベリファイでの分に、クライトによる。ベリファイでのの場合は、クライトになる。ベリファイでの場合は、クライトになる。ベリファイでのよいの場合は、クライトによりでは、イーデし、の場合になる。ベリファイボ酸にし、アテーとなる。ベリファイボ酸にし、アテーとなる。ベリファイボ酸にし、アテーとは、イーがよる。では、イークスを返す。

【0034】次に、消去動作について説明する。

【0035】基本的に前記書き込み動作と内容は同じであり、メモリセルへ与える電圧とその時間が異なるだけである(現量産品種は3桁長い。)。すなわち、制御信号2、データ3、アドレス4からなる消去信号及び消去データが外部から命令解析及びステータスデータ生成部

6

6 へ与えられると、命令解析及びステータスデータ生成部 6 は動作するメモリプロックが書き込み中(動作中)でないかを確認後、命令解析及びステータスデータ生成部 6 はバス 9 i を通じて消去制御部 7 へ動作開始信号を

【0036】消去制御部7は、リクエスト信号7bにより命令解析及びステータスデータ生成部6へバス9の利用申請を出し、アクノリッジ信号7cとして利用許可が返ってくると、バス9、ラッチ回路11、バス12、メモリブロック10と順に信号を伝え、消去動作に入る。【0037】消去は、一定時間メモリセルへ電圧を与え続ける必要があるのでラッチ回路11の働きにより、メモリブロック10をホールド状態にして、バス9の使用を一時停止して、リクエスト信号7bをオフにして、命令解析及びステータスデータ生成部6へバス9のあけ渡しを伝える。

【0038】消去制御部7は内部のタイマーにより時間を待ち、その後再びリクエスト信号7bをオンにして、アクノリッジ信号7cが帰るのを待つ。アクノリッジ信号7cが帰るのを待つ。アクノリッジ信号7cが帰るのを待つ。アクノリッジ信号7cが帰るのを待つ。アクノリッジ信号7cが帰るのを待つ。アクノリースペリファイの動作をメモリセルに行わせるために、バス 9、ラッチ回路11、バス12、メモリブロック10と順に信号を伝え、イレースを停止し、イレースベリファイ可(OK)の場合は入テータ生成部6へ伝え、消去制御部7は動作をアクスデータ生成部6へ伝え、消去制御部7は動作を別のリファイを行う。この動作を規定回数実施し、不可(NG)の場合は、再びメモリセルを消去状態にし、イレース、リファイを行う。この動作を規定回数実施し、不可(NG)の場合は、命令解析及びステータスデータ生成部6から外部へイレースエラーのステータスを返す。

【0039】このようにして、消去、書き込み、読み出し動作を行うため、例えばメモリブロック10aで消去中、メモリブロック10bで書き込み中に、メモリブロック10cで読み出しを行うことができる。もちろん連続的に読み出しを行っていると、リクエスト信号7b、アクノリッジ信号7cの割り込みが時々、間に入るため、部分的に、アクセスタイムが伸びることになる。これは一般に、メモリアクセスにウエイトが入る、ビジィが長い、アクノリッジを返すのが遅いということだけなので、システムの運用上問題はない。

【0040】この実施例1は、以下の効果を奏する。第1に製造側では、メモリICの良品/不良品を判別するテスト工程において書き込み、消去時間は長い時間を必要とするブロックライト及びブロックイレースを同時に行うとともに、他のライト済み、イレーズ済のブロックをテストすることによりテスト時間の短縮が可能である。第2にユーザ側では、大容量メモリICを使う場合、実装チップ数が少くても、ライト、イレース、リードの同時動作可能なシステムを容易に作ることができ

る。また、同時動作可能ならシステム全体のスピードが (スループットが)向上する。

【0041】実施例2.以下、この発明の他の実施例の 構成について図2を参照しながら説明する。図2は、こ の発明の実施例2の構成を示すブロック図である。以 下、従来例と異なる箇所のみを説明する。各図中、同一 符号は同一又は相当部分を示す。

【0042】図2において、14は消去制御部7からメモリブロック10a~10hへ送るアドレス・データ・制御信号を伝える消去用バス、15は書き込み制御部8からメモリブロック10a~10hへ送るアドレス・データ・制御信号を伝える書き込み用バスである。また、13a~13hは消去用バス14、書き込み用バス15及びバス9からの信号から1つを選択してメモリブロック10a~10hへ送るセレクタ回路である。

【0043】つぎに、この実施例2の動作について説明する。基本的には前述した実施例1の動作と同じであるが、バスが消去用バス14、書き込み用バス15及びバス9と3系統あるため、消去制御部7及び書き込み制御部8がメモリプロック10a~10hに対して、長時間電圧を与える動作の開始制御及びベリファイ動作を行うときに、読み出し動作とは全く干渉しないということが特徴である。図2のようにバスが3本あると書き込みと消去の動作も干渉がない。

【0044】まず、読み出し動作について説明する。

【0045】制御信号2、アドレス4からなる読み出し信号が外部から命令解析及びステータスデータ生成部6へ与えられると、命令解析及びステータスデータ生成部6は消去動作中または書き込み動作中のメモリブロックにあたるか確認する。動作中ならエラーのステータスだし、非動作中なら、バス9、セレクタ回路13、バス9、ボス12、セレクタ回路13、バス9、命令解析及びステータスデータ生成部6と順にデータを送り、データを外部へ送り読み出しが完了する。

【0046】動作中のメモリブロックにあたるかの確認は、セレクタ回路13まで信号を送ったとき、別のバスにより動作中であることを示すビジィ信号が命令解析及びステータスデータ生成部6へ帰ることにより行える。

【0047】次に、書き込み動作について説明する。

【0048】制御信号2、データ3、アドレス4からなる書き込み信号及び書き込みデータが外部から命令解析及びステータスデータ生成部6へ与えられると、命令解析及びステータスデータ生成部6は動作するメモリブロックが消去中(動作中)でないかを確認後(セレクタ回路13からビジィ信号が帰らず、レディ信号が帰ることを確認後)、命令解析及びステータスデータ生成部6はバス9jを通じて書き込み制御部8へ動作開始信号を送る。

8

【0049】書き込み制御部8はステータス信号8aをオンにする。書き込み制御部8は書き込み用バス15を使用してセレクタ回路13、バス12、メモリブロック10と順に信号を伝え、書き込み動作に入る。一定時間メモリセルへ電圧を与えたあと、ベリファイを行い、可(OK)なら書き込み完了となり、書き込み制御部8はステータス信号8aをオフにして命令解析及びステータスデータ生成部6へ完了を伝える。

【0050】ベリファイ不可(NG)なら、再び書き込み動作に入る。これを規定回数まで実施し、不可(NG)の場合、命令解析及びステータスデータ生成部6からライトエラーのステータスが外部へ伝えられる。また、前記一定時間メモリセルへ電圧を与えるとあるがこのタイマーは書き込み制御部8内にあるものを使う。

【0051】この実施例2の特徴として、書き込み制御部8が書き込み開始から完了までの制御を全て行い、セレクタ回路13とメモリブロック10を専有し、外部も全く干渉しないため、スピードがはやいということがあげられる。

【0052】次に、消去動作について説明する。

【0053】基本的に前記書き込み動作と内容は同じである。すなわち、制御信号2、データ3、アドレス4からなる消去信号及び消去データが外部から命令解析及びステータスデータ生成部6へ与えられると、命令解析及びステータスデータ生成部6は動作するメモリブロックが書き込み中(動作中)でないかを確認後(セレクタ回路13からビジィ信号が帰らず、レディ信号が帰ることを確認後)、命令解析及びステータスデータ生成部6はバス9iを通じて消去制御部7へ動作開始信号を送る。

【0054】消去制御部7はステータス信号7aをオンにする。消去制御部7は消去用バス14を使用してセレクタ回路13、バス12、メモリブロック10と順に信号を伝え、消去動作に入る。一定時間メモリセルへ電圧を与えたあと、ベリファイを行い、可(OK)なら書き込み完了となり、消去制御部7はステータス信号7aをオフにして命令解析及びステータスデータ生成部6へ完了を伝える。

【0055】ベリファイ不可(NG)なら、再び消去動作に入る。これを規定回数まで実施し、不可(NG)の場合、命令解析及びステータスデータ生成部6からイレースエラーのステータスが外部へ伝えられる。

【0056】このようにして、消去、書き込み、読み出し動作を行うため、例えば書き込み制御部8、書き込み用バス15、15a、セレクタ回路13a、バス12a、メモリブロック10aで消去中、消去制御部7、消去用バス14、14b、セレクタ回路13b、バス12b、メモリブロック10bで書き込み中の状態で、命令解析及びステータスデータ生成部6、バス9、9c、セレクタ回路13c、バス12c、メモリブロック10cで読み出し動作が可能である。

q

【0057】この実施例2の読み出しは、書き込み中、 消去中以外の全てのメモリブロックでランダムに可能で あり、また上記実施例1と異なる特徴として、読み出し に、フォールトが原理的に発生しないため、周辺の回路 が単純になるという効果を奏する。

[0058]

【発明の効果】この発明の請求項1に係る不揮発性半導体記憶装置は、以上説明したとおり、複数のメモリブロックに分けた電気的一括消去電気的書き込みが可能な不揮発性半導体記憶装置において、消去と書き込みと読み出しのうち2機能以上を同時に、別々のメモリブロスとができる消去書き込み読み出し制御部を備えるので、良品/不良品を判別するテスト時間を短縮することができるという効果を奏する。また、ライト、ることができ、システム全体のスピード(スループット)を向上することができるという効果を奏する。

【0059】この発明の請求項2に係る不揮発性半導体記憶装置は、以上説明したとおり、前記消去書き込み読み出し制御部と前記メモリブロックを接続する信号線に 20 挿入され、前記メモリブロックの動作状態を保持するラッチ回路をさらに備えたので、良品/不良品を判別するテスト時間を短縮することができるという効果を奏する。また、ライト、イレース、リードの同時動作可能な*

【図1】

*システムを容易に作ることができ、システム全体のスピード (スループット) を向上することができるという効果を奏する。

【0060】この発明の請求項3に係る不揮発性半導体記憶装置は、以上説明したとおり、前記消去書き込み読み出し制御部と前記メモリブロックを接続する複数の信号線に挿入され、前記複数の信号線を選択するセレクタ回路をさらに備えたので、上記請求項1及び2の効果以外に、読み出しにフォールトが原理的に発生しないため、周辺の回路を単純にすることができるという効果を

10 め、周辺の回路を単純にすることができるという効果を奏する。

【図面の簡単な説明】

【図1】 この発明の実施例1の構成を示すブロック図である。

【図2】 この発明の実施例2の構成を示すブロック図である。


【図3】 従来の不揮発性半導体記憶装置の構成を示す ブロック図である。

【符号の説明】

6 命令解析及びステータスデータ生成部、7 消去制御部、8 書き込み制御部、9 バス、10 メモリブロック、11 ラッチ回路、 12 バス、13 セレクタ回路、14 消去用バス、15 書き込み用バス。

制抑信号 -5 牛成祭 命令解析及びステ 音き込み制御部 **8** 消去制御部 1 10 Юа Юe 98 メモリ ブロック プロック 2 116 Тор 101 ə iSp 9f メモリ 士芒リ プロック 2 2 ブロック 100 Ю メモリ メモリ ブロック ブロック Hd ĺΟ IOh 9h メモリ メモリ プロック ブロック

【図2】



【図3】

